|
可編程時(shí)鐘芯片，是一類能夠通過(guò)軟件指令或硬件引腳配置，動(dòng)態(tài)改變輸出時(shí)鐘頻率、相位、信號(hào)格式等參數(shù)的大規(guī)模集成電路。其核心在于“可編程”三個(gè)字，打破了傳統(tǒng)振蕩器“一顆芯片一個(gè)頻率”的桎梏，實(shí)現(xiàn)了“一顆芯片，多種節(jié)拍”。在這類芯片中，最常見(jiàn)、也最具代表性就是時(shí)鐘發(fā)生器（Clock Generator，典型型號(hào)：SYKG1021E、SYKG1042E、SYKG1100E） ，它可以構(gòu)建現(xiàn)代電子系統(tǒng)的時(shí)鐘樹(shù)架構(gòu)。
時(shí)鐘發(fā)生器是時(shí)鐘系統(tǒng)的源頭，其核心任務(wù)是“無(wú)中生有”地創(chuàng)造出多個(gè)不同頻率的精準(zhǔn)時(shí)鐘。它的核心是一個(gè)叫做鎖相環(huán)（PLL） 的電路。當(dāng)PLL啟動(dòng)時(shí)，VCO的初始頻率通常與參考信號(hào)不同，產(chǎn)生相位差，鑒相器檢測(cè)相位差并輸出誤差信號(hào)，經(jīng)過(guò)環(huán)路濾波器形成控制電壓，控制電壓調(diào)節(jié)VCO頻率，使其逐漸接近參考信號(hào)頻率，當(dāng)VCO頻率與參考信號(hào)頻率相等且相位差穩(wěn)定時(shí)，系統(tǒng)進(jìn)入鎖定狀態(tài)，輸出信號(hào)與參考信號(hào)相位同步。
可編程芯片工作原理：外部需連接一顆成本低、頻率固定的基礎(chǔ)晶體（如25MHz）或參考時(shí)鐘輸入，通過(guò)PLL倍頻將基準(zhǔn)頻率“放大”到數(shù)GHz的內(nèi)部高頻，內(nèi)部高頻信號(hào)經(jīng)過(guò)一系列可獨(dú)立設(shè)置的分頻器，同時(shí)產(chǎn)生出CPU需要的100MHz、PCIe需要的100MHz差分信號(hào)以及USB需要的24MHz，最終通過(guò)可配置的I/O，輸出LVCMOS、LVDS、HCSL等不同電壓和差分格式的信號(hào)。
可編程性主要體現(xiàn)在工程師可以通過(guò)I²C或SPI總線，在線改寫(xiě)寄存器的值，就能實(shí)時(shí)改變某個(gè)輸出通道的分頻比（VCO/Divider），從而即時(shí)改變頻率。更高級(jí)的芯片還支持展頻（SSC）功能，通過(guò)編程調(diào)制頻率抖動(dòng)，將集中于單點(diǎn)的電磁干擾（EMI）能量擴(kuò)散到更寬頻譜上，輕松通過(guò)認(rèn)證。
高端的可編程時(shí)鐘芯片，可以通過(guò)內(nèi)部低噪聲電源、LC諧振VCO和精細(xì)的邊沿調(diào)節(jié)，能將RMS抖動(dòng)控制在100飛秒（fs）以內(nèi)，還可將配置燒錄到芯片內(nèi)置的OTP/EEPROM中。這樣，芯片上電瞬間就能加載預(yù)定配置，無(wú)需每次都由外部主控來(lái)初始化，實(shí)現(xiàn)了“獨(dú)立工作”，完全替代定制晶振。
面對(duì)琳瑯滿目的可編程時(shí)鐘芯片，可以從以下維度厘清選型思路：
1、基礎(chǔ)參數(shù)：輸入頻率，輸出路數(shù)（1路，2路，4路），輸出頻率，輸出波形（CMOS,LVDS,LVPECL,HCSL,CML,LPHCSL），電壓（1.8V/2.5V/3.3V），封裝，引腳（12/16/32/48/64/100 pin)，工作溫度
2、性能指標(biāo)：關(guān)注在12kHz-20MHz積分區(qū)間下的RMS相位抖動(dòng)，以及輸出信號(hào)的偏斜（Skew）。
3、編程方式：是只做一次配置燒錄OTP，還是需要在線動(dòng)態(tài)調(diào)整？是引腳硬件綁定，還是通過(guò)I²C/SPI？
4、特色需求：是否必須展頻降EMI？是否需要參考無(wú)縫切換？
|
