|
在任何數(shù)字電子系統(tǒng)中，時鐘信號都扮演著“心臟起搏器”的角色。沒有穩(wěn)定的時鐘，CPU無法執(zhí)行指令，ADC無法采樣，數(shù)據(jù)無法在總線上可靠傳輸。而時鐘芯片就是承擔時鐘產(chǎn)生、分配、整形與同步功能的核心器件。
很多人都會產(chǎn)生這種疑問：為什么需要時鐘芯片呢？直接用一顆晶振給所有芯片提供時鐘不行嗎？答案是當然不行，晶振只能輸出一個頻點，通常只能驅(qū)動1-2個負載，而一個系統(tǒng)往往需要同時為CPU、內(nèi)存、多個PCIe插槽、以太網(wǎng)PHY等提供不同頻率的時鐘（如CPU 100MHz、DDR 1600MHz、USB 24MHz）。而且晶振時鐘信號長距離傳輸后，時鐘邊沿會變緩、抖動會增加，直接使用會導致時序或數(shù)據(jù)錯誤，芯片工作異常。所以這個時候就需要我們的時鐘芯片來解決以上問題。
時鐘芯片主要分為兩類：時鐘發(fā)生器與時鐘緩沖器
時鐘發(fā)生器：核心作用是將參考源（如晶振）通過內(nèi)部的鎖相環(huán)，將一個低頻時鐘信號（8~50MHz）倍頻到所需的高頻（如100M,156.25M等）輸出多路相同或不同頻率的時鐘，可以根據(jù)需求滿足系統(tǒng)所需的單端和各種差分信號（LVDS,LVPECL,HCSL），同時還能降低抖動，晶振本身存在相位噪聲，PLL的環(huán)路濾波器可以濾除帶外噪聲，輸出更“干凈”的時鐘。典型型號：SYKB23F04,SYKG1042E/Q5
典型應(yīng)用：CPU/GPU的參考時鐘、DDR內(nèi)存時鐘、以太網(wǎng)PHY時鐘、ADC/DAC采樣時鐘，PCIE時鐘。
時鐘緩沖器：是接收一路時鐘輸入，輸出多路相同的時鐘
原始時鐘信號產(chǎn)生后，往往需要驅(qū)動多個負載或傳輸較遠距離，時鐘緩沖器可以將一路時鐘復制成2、4、8甚至更多路不同輸出電平的信號，供多個芯片使用，補償長線傳輸或負載導致的信號衰減和波形畸變，恢復陡峭的邊沿。
典型應(yīng)用：將同一個100MHz時鐘分配給多個ADC通道、服務(wù)器主板上將時鐘分配給多個PCIe插槽。
|
