|
 |
 |
| 臺(tái)灣DM＆P集團(tuán) 于2007年推出All-in-One Embedded Total Solution高度集成SoC 處理器Vortex86SX。該Vortex86SX以中低階嵌入式及工業(yè)應(yīng)用為主要目標(biāo)，采用x86兼容運(yùn)算核心，及單片581顆錫球BGA包裝，其0.13 micron制程能讓此款SoC體積止于27×27mm。另外，運(yùn)算速度可達(dá)300MHz標(biāo)準(zhǔn)。在基本架構(gòu)則以32位×86為主體設(shè)計(jì)，并集成豐富的接口，特別是此SoC內(nèi)建的容錯(cuò)功能更是成為軍工界的一個(gè)標(biāo)準(zhǔn)，并以其低 成本、易實(shí)現(xiàn)和操作簡(jiǎn)單實(shí)用的特點(diǎn)迅速在業(yè)界中推廣開(kāi)來(lái)。 |
| Vortex86SX CPU容錯(cuò)性功能介紹 |
|
構(gòu)建一套雙機(jī)容錯(cuò)系統(tǒng)需要兩塊功能相同并嵌有Vortex86SX SoC處理器的主板，兩塊主板通過(guò)ISA Bus 疊加起來(lái)，并連接在板特殊接線（BoR）。兩塊主板通過(guò)先后上電來(lái)確定Master與Slave的關(guān)系，當(dāng)然兩塊主板的電源可以是同一電源，也可以是分開(kāi)的。Master可用軟件通過(guò)Memory Mapping 與特殊串口匯流排來(lái)相互傳遞和備份資料于對(duì)方內(nèi)建的 4KB SRAM。在工作中，Slave的ISA Bus 是被抑制的(Tri-state)，這是為了防止發(fā)生控制/數(shù)據(jù)/地址總線沖突，I/O可選擇性抑制。當(dāng)Master當(dāng)機(jī)時(shí)，容錯(cuò)機(jī)制在1微秒內(nèi)將掌控權(quán)交給Slave，加上先前Master在工作中的資料也同步保存到Slave中，所以Slave可變成Master繼續(xù)進(jìn)行工作，就是Slave變成Master，形成一個(gè)永不當(dāng)機(jī)的循環(huán)系統(tǒng)方案。 更多詳細(xì)內(nèi)容，請(qǐng)點(diǎn)擊！ |
|||
| 聯(lián) 系 方 式 |
|
